Das ist ein Shunt ja, ich habe aber gegen masse am shunt gemessen nicht den shunt an sich. Einfach nur um zu Vergleichen.
So eine Methode eignet sich zwar mitunter für den Vergleich (in der Serienfertigung und so), aber sie macht bei einer festgestellten Abweichung natürlich keine Aussage darüber, was denn nun im Dutt ist. Und dass etwas im Dutt ist, war ja eh schon klar, folglich eine komplett sinnfreie Messung.
Übrigens hättest Du das gerne schon im Startposting erwähnen können, dass Du im noch eingelöteten Zustand gemessen hast und gegen Masse.
Wie könnte ich den Defekt von U114 ausschliesen oder Feststellen?
Das ist schwer!
Man könnte alle Schaltwandler abklemmen und eine stromstarke, auf maximal 0,5V begrenzte Spannung an den Chip anlegen.
So eine Spannung ist gering genug, dass weder außerhalb, noch innerhalb des Chips, Diodenstrecken ungewollt durchschalten können.
Wenn dennoch hoher Strom fließt und der Chip in Folge heiß wird, dann ist das IMHO ein kräftiges Indiz für einen defekten Chip.
Wenn der Chip nicht heiß wird, muss das aber nicht unbedingt etwas aussagen, schließlich könnte innen bereits ein Bonddraht weggekokelt sein, oder sowas.
Dann wäre der Chip ebenfalls im Eimer, er zieht aber keinen Strom über die betroffenen Pins.
Die Methode hat sowieso den Fehler, dass sie nicht für selbstleitende FETs taugt. Und wir kennen das Innenleben des Chips nicht.
Trotzdem gehe auch ich so vor, nachdem ich sonst alles durch habe, weil ich schlicht nicht erwarte, dass ein intakter Chip bei so niedriger Spannung nennenswerten Strom ziehen kann.
Aber wie gesagt: selbstleitende FETs würden dieser Idee grundlegend in die Suppe spucken. Darum ist so eine Maßnahme bei unbekanntem Chip-Innenleben die letzte Maßnahme vor der Aufgabe.
Bei Dir ist eh von einem Chipdefekt auszugehen, da würde ich das machen.
Wie verhält es sich eig. mit dem geringeren Wiederstand von 34 ohm statt 42.. kann das rückschlüsse auf einen defekten VRAM geben.
Du, ich bin wirklich schwer davon überzeugt, dass der dicke Chip im Eimer ist!
An der 1,35V Rail hängt ja sonst praktisch nichts dran, was sich per patriotischer Selbstaufopferung in den niederohmigem Eigentod hätte stürzen können, um somit den Chip vor Überspannung zu schützen.
Wenn da Überspannung auf der Rail aufgetreten ist (das wird sie!), dann kann der Chip das kaum überlebt haben. Die Schutzschaltungen, im Schaltwandler und in der Eingangsstufe nach der Stromversorgungsbuchse, sind einfach nicht in der Lage, gegen einen niederohmig krepierten Upper-MOSFET ausreichend anzustinken.
Der Schaltwandler kann ja nicht abschalten, wenn der Upper-MOSFET niederohmig defekt ist. Was soll er tun? Er kann als Schutzmaßnahme nur den unteren MOSFET voll aufreißen (PQ19), um die Überspannung weitgehend weg zu schlucken.
Aber selbst maximal aufgerissen, würde sich, bei gleicher Ohmzahl beider MOSFETs, ein Spannungsteilerverhältnis von 1 zu 1 ergeben, also rund 9,5V an Pin 1 der Spule PL5.
(Vereinfachte Betrachtung ohne der Last hinter der Spule und ohne der Puls-Eigendynamik der Spule selbst, also nicht wirklich korrekt).
Auch die Schutzschaltung im Eingangsbereich des Mainboards greift erst bei fettem Überstrom (der natürlich durchaus eintritt), aber leider viel zu spät. Die Eingangsstufe wird als Schutzmaßnahme die beiden Eingangs-MOSFETs hinter der Versorgungsbuchse sperren, um somit das Netzteil abzuklemmen. Hinter diesen MOSFETs sitzen aber noch allerhand prall aufgeladene Kondensatoren in der 19V-Rail, die für einen Moment noch ziemlichen Wumms in PQ18 und PQ19 drücken können, bis die Eingangs-MOSFETs endlich sperren, weil mittels des dortigen Shunts Überstrom detektiert wurde.
Nur die Kondensatoren rechts der Spule können dagegen noch einen Moment lang verzweifelten Widerstand gegen den Spannungsanstieg leisten und diesen etwas abmildern.
Also bei nederohmigem Schaltwandler-Uppern lehrt meine Erfahrung, dass die davon betroffene Niederspannungs-Rail tödliche Überspannung abbekommt, die in den dort angeschlossenen Chips ihr tödliches Werk bereits verrichtet hat, bis irgendwas sonst passiert ist.
Puls-Dynamik ist sowieso ein Thema für sich. Wenn ein MOSFET schlagartig niederohmig wird, dann hat man es mit einer steilflankigen Stromspitze zu tun, bei der jede Leiterbahn kurzzeitig zur Induktivität wird. Da passieren komplexe Dinge, insbesondere können induktive Überspannungsspitzen auftreten, die weit höher sind, als man bei meiner obigen, simplen Spannungsteiler-Betrachtung erwarten würde.
Was da genau passiert, hängt von 1000 Faktoren ab. Aber es kann kaum besser, sondern eher schlechter sein, als in der primitiven Spannungsteiler-Betrachtung. Und allein was die aussagt, bedeutet den klaren Tod für den Chip.